SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND **MANUFACTURE THEREOF**

Patent Number:

JP2000124352

Publication date:

2000-04-28

Inventor(s):

KIKUCHI TAKU; YAMAGUCHI EIJI

Applicant(s)::

HITACHI LTD

Requested Patent:

☐ JP2000124352 (JP00124352)

Application Number: JP19980299618 19981021

Priority Number(s):

IPC Classification:

H01L23/12; H01L25/00

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To eliminate the need of extension lines from a conductor layer to pads, avoid increase in the parasitic inductance and suppress the variation of power voltages by burying a chip capacitor for suppressing the power voltage variation in a package mounting board. SOLUTION: A chip capacitor C is buried in the interior of a package board S, and metal electrodes 2 provided above and below the chip capacitor C are adhered to a conductor layer 3 provided in the package board S to connect the capacitor C between a power source and ground. To reduce the parasitic inductance, the capacitor C is disposed just or near beneath a region A on which a semiconductor chip is mounted. The capacitor C has a structure having an insulation layer 1 made of a ceramic, org. material, etc. sandwiched between the metal electrodes 2 and a thickness of about 100-200 &mu m. Thus, the need of extension lines from the conductor layer 3 to pads can be eliminated to avoid increasing the parasitic inductance and suppress the variation of power voltages.

Data supplied from the esp@cenet database - 12

'(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-124352 (P2000-124352A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 23/12

25/00

H01L 23/12

 \mathbf{B}

25/00

В

審査請求 未請求 請求項の数9 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平10-299618

(71)出願人 000005108

株式会社日立製作所

平成10年10月21日(1998, 10.21)

東京都千代田区神田駿河台四丁目6番地

(72)発明者 菊池 卓

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 山口 栄次

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和

(54) 【発明の名称】 半導体集積回路装置およびその製造方法


(57)【要約】

【課題】 高密度配線を有し、信頼性の高いパッケージ 基板またはパッケージ実装基板を実現することのできる 技術を提供する。

【解決手段】 チップコンデンサCをパッケージ基板Sの内部に埋め込み、チップコンデンサCの上下に設けられた金属電極2をパッケージ基板Sの内部に設けられた 導体層3に接着する。


Z 2

(a)



(b)

3:導体層 C:チップコンデンサ S:パッケージ基板



20

、【特許請求の範囲】

【請求項1】 電源供給ラインの電圧レベルの変動を抑 えるチップコンデンサが、パッケージ基板またはパッケ ージ実装基板の内部に埋め込まれていることを特徴とす る半導体集積回路装置。

1

【請求項2】 請求項1記載の半導体集積回路装置にお いて、前記チップコンデンサは、電源とグランドとの間 に設けられていることを特徴とする半導体集積回路装 置。

【請求項3】 請求項1記載の半導体集積回路装置にお 10 いて、前記チップコンデンサは、絶縁層の上下を電極で 挟んだ構造を成しており、前記電極は、パッケージ基板 またはパッケージ実装基板の内部に設けられた導体層に 接着されていることを特徴とする半導体集積回路装置。

【請求項4】 請求項1記載の半導体集積回路装置にお いて、前記チップコンデンサは、半導体チップが搭載さ れる領域の直下または直下近傍のパッケージ基板の内 部、またはパッケージが搭載される領域の直下または直 下近傍のパッケージ実装基板の内部に配置されているこ とを特徴とする半導体集積回路装置。

【請求項5】 請求項3記載の半導体集積回路装置にお いて、前記絶縁層は、セラミックまたは有機系材料によ って構成されていることを特徴とする半導体集積回路装 置。

【請求項6】 電源供給ラインの電圧レベルの変動を抑 えるチップコンデンサが埋め込まれたパッケージ基板ま たはパッケージ実装基板を形成する半導体集積回路装置 の製造方法であって、(a). 接着剤が両面に設けられた第 1の基板に前記チップコンデンサを埋め込む穴を開ける 工程と、(b). 前記穴に前記チップコンデンサを埋め込む 30 工程と、(c). 導体層が少なくとも片面に設けられた第2 の基板を前記第1の基板の両面に貼り合わせて、前記第 2の基板の導体層と前記チップコンデンサの電極とを接 着する工程とを有することを特徴する半導体集積回路装 置の製造方法。

【請求項7】 電源供給ラインの電圧レベルの変動を抑 えるチップコンデンサが埋め込まれたパッケージ基板ま たはパッケージ実装基板を形成する半導体集積回路装置 の製造方法であって、(a). 導体層が両面に設けられた第 1の基板に前記チップコンデンサを埋め込む穴を開ける 40 工程と、(b). 前記穴に前記チップコンデンサを埋め込む 工程と、(c). 前記第1の基板の導体層と前記チップコン デンサの電極とをメッキにより接続する工程とを有する ことを特徴する半導体集積回路装置の製造方法。

【請求項8】 請求項6記載の半導体集積回路装置の製 造方法において、前記第1の基板および前記第2の基板 は、エポキシ系樹脂が含浸されたガラスクロス、または セラミックによって構成されていることを特徴とする半 導体集積回路装置の製造方法。

造方法において、前記第1の基板と前記第2の基板と は、熱圧着によって貼り合わされることを特徴とする半 導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置およびその製造技術に関し、特に、半導体チップを実 装するパッケージ基板およびパッケージ実装基板(マザ ーボード)に適用して有効な技術に関するものである。

[0002]

【従来の技術】半導体チップのトータル電流が増加する に従って、電源線のインダクティブなノイズを制御する ことが、非常に難しくなっている。ボード配線、ピン、 ボンディング配線および半導体集積回路の配線は、すべ て寄生インダクタンスをもつため、インダクタを流れて いる電流が変化すると、インダクタンスと電流の変化率 に比例してインダクタの両端で電圧変動が発生する。こ の結果、回路がオンおよびオフする時に電源供給ライン の電圧レベルが変動する。上記ノイズは同時切替ノイズ (Simultaneous switching noise) と呼ばれ、特に、ク ロック周期の最初に大きなサージ電流を必要とする半導 体集積回路においては、同時切替ノイズを減少させて電 源供給レベルの変動を抑えることが重要になっている。

【0003】同時切替ノイズを減少させる方法の一つ に、大容量で自己インダクタンスの小さいチップコンデ ンサを半導体チップに隣接して配置させる方法がある。 上記チップコンデンサは、信号が変化しないときに充電 され、スイッチング時の電源供給レベルが安定するまで の間、瞬間的に電源供給の役割を果たし半導体チップに 電荷を供給する。これによって、電源電圧の変動を小さ くすることが可能となる。

【0004】なお、チップコンデンサに関しては、例え ば丸善株式会社発行「VLSIシステム設計」平成7年 3月30日発行、P325~P326に記載されてお り、チップコンデンサをパッケージ基板に搭載したMM XテクノロジPentium プロセッサが、株式会社プレスジ ャーナル発行「月刊セミコンダクタ・ワールド(Semico nductor Worle) 」1997年3月号、P56に記載さ れている。

[0005]

【発明が解決しようとする課題】しかしながら、本発明 者が検討したところによると以下の問題点があることを 見いだした。

【0006】前記チップコンデンサは、半導体チップと 接続される線路とのインダクタンスを小さくするため に、半導体チップに隣接して置かれる。しかし、パッケ ージ基板のチップ搭載面にチップコンデンサを載せる と、チップコンデンサが設けられる領域には配線が配置 できず、また、パッケージ基板の内部の導体層からチッ 【請求項9】 請求項6記載の半導体集積回路装置の製 50 プコンデンサ用のパッドまでの引き回し配線が必要とな 3

一ることから、配線密度が低下する。さらに、パッケージ 基板の内部の導体層からチップコンデンサ用のパッドま で配線を延在させるために、寄生インダクタンスが増加 してノイズによる電源電圧の変動を抑える効果が低減す る。

【0007】本発明の目的は、高密度配線を有し、信頼 性の高いパッケージ基板またはパッケージ実装基板を実 現することのできる技術を提供することにある。

【0008】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに 10 なるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。すなわち、

(1) 本発明の半導体集積回路装置は、電源供給ライン の電圧レベルの変動を抑えるチップコンデンサが、パッ ケージ基板またはパッケージ実装基板の内部に埋め込ま れているものである。

【0010】(2)また、本発明の半導体集積回路装置 20 の製造方法は、電源供給ラインの電圧レベルの変動を抑 えるチップコンデンサが埋め込まれたパッケージ基板ま たはパッケージ実装基板を形成する際、まず、接着剤が 両面に設けられた第1ガラスクロスにチップコンデンサ を埋め込む穴を開けた後、この穴に絶縁層の上下を金属 電極で挟んだ構造を成すチップコンデンサを埋め込み、 次いで、導体層が少なくとも片面に設けられた第2ガラ スクロスを第1ガラスクロスの両面に貼り合わせて、第 2ガラスクロスの導体層とチップコンデンサの金属電極 とを接着するものである。

【0011】上記した手段によれば、チップコンデンサ をパッケージ基板またはパッケージ実装基板に内蔵する ことによって、チップコンデンサを搭載するチップコン デンサ用のパッドがチップ搭載面またはパッケージ搭載 面に不要となり、さらに、パッケージ基板またはパケー ジ実装基板の内部の導体層からチップコンデンサ用のパ ッドまでの引き回し配線が不要となることから、チップ 搭載面およびパッケージ基板の内部、またはパッケージ 搭載面およびパッケージ実装基板の内部における配線の 高密度化が可能となる。また、パッケージ基板またはパ 40 ッケージ実装基板の内部の導体層からチップコンデンサ の電極までの距離が短いので、寄生インダクタンスの増 加が抑えられてノイズによる電源供給ラインの電圧レベ ルの変動を抑えることができる。

[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0013】図1は、本発明の一実施の形態であるチッ プコンデンサの要部断面図を示し、図2は、本実施の形 態であるチップコンデンサを内蔵したパッケージ基板の 50 概略図を示す。図2(a)は基板の要部平面図であり、 図2(b)は同図(a)のII(b)-II(b)線におけ るパッケージ基板の要部断面図である。なお、実施の形 態を説明するための全図において同一機能を有するもの は同一の符号を付し、その繰り返しの説明は省略する。

【0014】図1に示すように、チップコンデンサC は、セラミックまたは有機系材料などからなる絶縁層1 を金属電極2で挟んだ構造を成しており、チップコンデ ンサCの厚さは約100~200μm程度である。上記 金属電極2は、例えば銅(Cu)または銀(Ag)によ って構成される。

【0015】チップコンデンサCは、図2に示すよう。 に、パッケージ基板Sの内部に埋め込まれており、チッ プコンデンサCの上下に設けられた金属電極2を、パッ ケージ基板Sの内部に設けられた導体層3に接着するこ とによって、チップコンデンサCは電源とグランドとの 間に接続される。また、寄生インダクタンスを低減する ために、チップコンデンサCは半導体チップが搭載され る領域Aの直下または直下近傍に配置される。

【0016】次に、ビルドアップ配線板のコアとして用 いられる4層の導体層を備えたプラスチックパッケージ 基板に前記チップコンデンサCを内蔵する方法を図3~ 図6を用いて説明する。

【0017】まず、図3に示すように、エポキシ系樹脂 を含浸させたガラスクロス4aの上面および下面に、シ ート状または液状の接着剤5が設けられた基板PS1を 用意し、この基板PSIのチップコンデンサCが埋め込 まれる領域に穴6を開ける。次いで、図4に示すよう に、上記穴6にチップコンデンサCを埋め込む。

【0018】次に、図5に示すように、エポキシ系樹脂 を含浸させたガラスクロス4bの上面および下面に、導 体層3が設けられた基板(以下、2層板と称す) PS2 を2枚用意し、基板PS1と2層板PS2との位置合わ

【0019】この後、図6に示すように、基板PS1の 上面と下面とに2層板PS2を250℃以下の熱圧着に より貼り合わせることによって、チップコンデンサCが 内蔵されたプラスチックパッケージ基板PScが形成さ れる。チップコンデンサCの金属電極2と導体層3との 接続は、チップコンデンサCの周辺の接着剤の接着力お よび熱収縮によって行われる。

【0020】なお、前記2層板PS2をプラスチックパ ッケージ基板PScとして用いる場合には、2層板PS 2にチップコンデンサCを埋め込む穴6を開けた後、こ の穴6にチップコンデンサCを埋め込み、次いで、メッ キなどによってチップコンデンサCの金属電極2と2層 板PS2 の導体層3とを接続することにより、チップコ ンデンサCが内蔵されたプラスチックパッケージ基板P Scが形成される。

【0021】図7は、本発明を適用したBGA(Ball G

30

5

rid Array) 構造のプラスチックパッケージの要部断面 図を示す。 BGA基板7のチップ搭載面上にバンプ電極 8を介在してフェースダウン(Face Down) 方式で半導 体チップ9が実装され、BGA基板7と半導体チップ9 との隙間部に絶縁樹脂10が充填されている。さらに、 BGA基板7は約700μm程度の直径を有するバンプ 電極11を介在してマザーボード (図示せず) に実装さ れている。

【0022】半導体チップ9が搭載された領域の直下ま たは直下近傍のBGA基板7の内部にはチップコンデン 10 サCが内蔵された前記プラスチックパッケージ基板PS cが配置されており、それ以外の領域のBGA基板7の 内部にはチップコンデンサCが内蔵されていないプラス チックパッケージ基板PSが配置されている。

【0023】プラスチックパッケージ基板PSは、ガラ スクロス4aの両面に接着剤5が設けられた基板PS1 とガラスクロス4 bの両面に導体層3が設けられた2層 板PS2とを用意し、基板PS1の両面に2層板PS2 を熱圧着により貼り合わせることによって形成される。

【0024】このように、本実施の形態によれば、チッ 20 プコンデンサCをパッケージ基板Sに内蔵することによ って、チップコンデンサCを搭載するチップコンデンサ 用のパッドがチップ搭載面に不要となり、さらに、パッ ケージ基板Sの内部の導体層3からチップコンデンサ用 のパッドまでの引き回し配線が不要となることから、チ ップ搭載面およびパッケージ基板Sの内部における配線 の高密度化が可能となる。また、パッケージ基板Sの内 部の導体層3からチップコンデンサCの金属電極2まで の距離が短いので、寄生インダクタンスの増加が抑えら れてノイズによる電源供給ラインの電圧レベルの変動を 30 抑えることができる。

【0025】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいうまでも ない。

【0026】例えば、前記実施の形態では、プラスチッ クパッケージ基板にチップコンデンサを内蔵した場合に ついて説明したが、セラミックパッケージ基板にチップ コンデンサを内蔵してもよく、同様な効果が得られる。 【0027】また、前記実施の形態では、BGA構造の プラスチックパッケージを構成するパッケージ基板に適 用した場合について説明したが、チップコンデンサを必 要とするいかなるパッケージ基板またはパケージ実装基 板に適用可能である。

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0029】本発明によれば、チップコンデンサをパッ 50 A 半導体チップが搭載される領域

ケージ基板またはパッケージ実装基板に内蔵することに よって、チップ搭載面またはパッケージ搭載面における チップコンデンサ用のパッド、およびパッケージ基板ま たはパッケージ実装基板の内部の導体層からチップコン デンサ用のパッドまでの引き回し配線が不要となり、さ らに、寄生インダクタンスの増加が抑えられてノイズに よる電源電圧の変動を抑えることができるので、高密度 配線を有し、信頼性の高いパッケージ基板またはパッケ ージ実装基板を実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であるチップコンデンサ の要部断面図である。

【図2】(a)は本発明の一実施の形態であるパッケー ジ基板の要部概略平面図であり、(b)は(a)のII (b) -II(b) 線におけるパッケージ基板の要部概略 断面図である。

【図3】本発明の一実施の形態であるチップコンデンサ を内蔵した基板の製造方法を示すプラスチックパッケー ジ基板の要部断面図である。

【図4】本発明の一実施の形態であるチップコンデンサ を内蔵した基板の製造方法を示すプラスチックパッケー ジ基板の要部断面図である。

【図5】本発明の一実施の形態であるチップコンデンサ を内蔵した基板の製造方法を示すプラスチックパッケー ジ基板の要部断面図である。

【図6】本発明の一実施の形態であるチップコンデンサ を内蔵した基板の製造方法を示すプラスチックパッケー ジ基板の要部断面図である。

【図7】本発明を適用したBGA基板の要部断面図であ る。

【符号の説明】

- 1 絶縁層
- 2 金属電極
- 3 導体層
- 4a ガラスクロス
- 4 b ガラスクロス
- 5 接着剤

40

- 7 BGA基板
- 8 バンプ電極
- 9 半導体チップ
- 10 絶縁樹脂
- 11 バンプ電極
- C チップコンデンサ
- S パッケージ基板
- PS プラスチックパッケージ基板
- PSI基板
- PS2 2層板

PSc プラスチックパッケージ基板

